人工智能芯片产能良率突破：先进封测峰会中国答案

上海精测李仲禹、埃芯半导体张雪娜、和研科技王晓亮、艾森股份向文胜（上从左到右）创豪半导体张书玮、芯栋微王铮、中科飞测荣楠、金海通巩钰（下从左到右）

AI算力需求的指数级增长，正在把全球先进封装市场推向一个前所未有的高度。预计到2029年，这个市场规模将突破670亿美元，其中2.5D/3D封装这个细分赛道的年复合增长率高达18%。可以说，CoWoS、HBM、Chiplet异构集成，已经成为整个产业的核心增长引擎。从传统封装向高密度互连、混合键合、面板级封装的全面升级，也意味着设计、设备、材料、制造、测试这整条链路的协同，才是突破算力瓶颈、提升系统性能的关键所在。

5月27日，第十届集微大会的核心峰会——先进封装与测试技术创新峰会在上海张江科学会堂举行。这场会议由半导体投资联盟、浦东科创、ICT知识产权发展联盟和海望资本联合主办，爱集微承办。主题很有意思：“从供应到赋能：重塑AI芯片产能与良率的关键力量”。整个峰会汇聚了设计、封装、测试、设备、材料、软件全产业链的领军企业和专家，由云天半导体副总经理刘耕和新潮创投总经理于晓琳主持。大家围绕AI驱动下的先进封装与测试技术创新、产业链生态协同，展开了一场深度的探讨，后摩尔时代的破局之路，正在一点点变得清晰。

封装环节：2.5D/3D产能加速释放，异构集成走向成熟

在峰会现场，长电科技、盛合晶微、芯德半导体、华天科技、通富微电、甬矽电子这些封测领域的龙头企业都集中发声，锚定的方向非常一致：Chiplet异构集成、2.5D/3D堆叠、CPO光电共封。大家都在回答同一个问题——封装技术究竟如何赋能AI智算？

长电科技副总裁、技术服务事业部总经理吴伯平的观点是，公司正聚焦异质集成与协同设计，通过跨Fab、跨节点PDK协同与工具链互操作，提升系统级设计效率。同时，攻克热—电—力—光多场耦合带来的挑战，指向SoW（片上数据中心）超级计算引擎。在他看来，架构与集成的高度协同，才是优化算力的真正路径。

盛合晶微研发副总裁林正忠则强调，在AI时代，Chiplet异构集成明显优于SoC，能够显著提升算力、存储速度并优化PPA。他提到公司的SmartPoser®平台，已经把信号和电源路径压缩到了微米级，布局了多个子平台并实现了量产突破。目标是打造一个世界级的一站式Chiplet异构集成方案商。

长电科技吴伯平、甬矽电子孙涛、芯德半导体张中（上左、上中、上右）盛合晶微林正忠、通富微电丁敬峰、华天科技刘卫东（下左、下中、下右）

芯德半导体副总经理张中指出，先进封装是突破存算瓶颈的关键。公司依托CAPiC芯粒集成平台，覆盖了2.5D/3D、CPO/NPO全谱系技术，可以提供GPU/NPU、光电器件的一站式高端封装，为国产AI算力升级提供支撑。

华天科技副总经理刘卫东认为，CoWoS是高端算力的核心赛道。公司已经累计投资300亿元，布局了五大先进封测工厂，聚焦存储、CPU/GPU/AI、CPO及汽车电子等市场，推出了SiCS™/FoCS™/BiCS™三大2.5D/3D平台。目标是全面对标国际顶尖水准，支撑国产AI智算的发展。

通富微电技术副总丁敬峰指出，AI芯片正面临着供电墙、内存墙等一系列挑战。公司的应对策略是构建多物理场融合仿真体系，把仿真从“事后验证”转变为“前瞻赋能”，从而提升设计成功率、压缩研发周期。

甬矽电子市场总监孙涛引用研究数据指出，多元化的AI应用场景催生了极致的算力与存储需求，先进封装在2024至2030年间的CAGR将达到17%。公司正持续发力2.5D/3D Chiplet（FH-BSAP）研发，面向AI、HPC等领域推进异构集成的落地。

测试环节：价值链重心向“测”转移，决定芯片性能与可靠性关键

异构集成已经成为AI、HPC、汽车电子等领域的主流技术，市场增长非常快。但日益复杂的芯片设计，也给测试环节带来了全新的挑战：KGD筛选、高功耗、高速信号、热管理等。爱德万测试、天津伟测等企业给出了系统化的解决方案。

天津伟测郭敬、爱德万测试张隽（左、右）

爱德万测试业务发展经理张隽聚焦测试环节的良率管理与效率提升。他强调，测试正向设计在AI芯片规模化生产中具有关键价值，可以有效缩短开发周期并降低测试成本。他提出了测试内容左移、KGD筛选、多轮测试插入等策略。公司基于V93000 EXA Scale平台，提供CP—FT—SLT全流程测试，通过高速接口、大功耗供电、并行测试来提升效率、降低成本。

天津伟测总经理郭敬指出，芯片复杂度越高，对专业测试的要求就越高。先进封装的价值链重心，正在从“封”向“测”转移。测试环节，已经成为决定芯片性能与可靠性的关键。公司针对超高功耗、高密度互联的挑战，推出了DVS/EVS协同验证、AI缺陷分析，并配备了宽温区大功率测试设备，提供全流程整合方案。他们的目标是，2026年跻身全球测试前三。

设备与材料：国产自主可控，筑牢先进封装产业根基

随着中国封装产业在全球市场的竞争力不断提升，设备与材料已经成为先进封装的“卡脖子”环节。北方华创、ASMPT、骄成超声、华海清科、艾森股份、创豪半导体等企业集中亮相，展示了一系列关键技术突破。

北方华创市场产品解决方案总监余飞表示，2026年国内逻辑、存储及先进封装等领域的需求非常旺盛，公司对整体订单规模保持乐观预期，持续为封测产业链提供刻蚀、薄膜沉积等关键装备支撑。随着混合键合成为高端封装的核心赛道，公司已经推出了12英寸D2W/W2W混合键合设备，提供刻蚀、沉积、清洗等全栈三维集成解决方案。

ASMPT集团半导体事业部市场副总裁、奥芯明首席商务官薛晗宸指出，AI驱动着存储与光模块升级，异构集成是必然路径。ASMPT在TCB、CPO领域有深厚积累，而奥芯明作为ASMPT在中国的本土化平台，已经实现了技术、人才、供应链的全面落地。依托全球技术与本土创新，他们正在为中国先进封装与异构集成产业、为AI芯片的存算光电融合，提供关键的第一级互连（FLI）解决方案。

骄成超声段忠福、北方华创余飞、盛美上海贾照伟（上左、上中、上右）ASMPT薛晗宸、华海清科靳凯强、芯丰精密锁志勇（下左、下中、下右）

骄成超声董事兼常务副总段忠福指出，随着先进封装向2.5D/3D、晶圆级封装演进，晶圆键合和多重堆叠给质量检测带来了新挑战。传统的X射线检测存在瓶颈，超声检测技术正成为解决这一痛点的关键力量。公司已经推出了Wafer400/Panel600超声检测设备，结合深度学习算法，高精度解决界面分层、空洞等检测难题，实现了国产替代。

武汉芯丰精密副总经理锁志勇分享了公司的进展。随着半导体产业向先进制程、三维集成方向演进，封装技术已经成为提升芯片性能的关键环节，而超精密减薄机是人工智能大算力芯片制造过程中不可或缺的关键设备之一。公司的超精密减薄机采用原创全新设计，实现了晶圆减薄过程中的极致精度与效率，为提升芯片良率、可靠性和稳定性提供了有力支持。

盛美上海工艺副总裁贾照伟介绍了三维芯片集成领域电镀技术的挑战和机遇。公司依托多阳极、第二阳极、智能晶圆入腔、真空预润湿、真空清洗等一系列专利技术，攻克了高深宽比TSV电镀、大尺寸均匀性等难题。ULTRA系列设备全面支撑TSV、HBM、2.5D/3D制程，为三维集成提供了国产自主可控的电镀与湿法工艺解决方案。

华海清科磨划装备事业部副总经理靳凯强围绕“面向先进封装的磨、切、抛工艺创新及装备解决方案”指出，公司的CMP装备、减薄装备、划切装备、边抛装备在3D IC等关键工艺环节，已经完成了从技术突破到规模化应用的跨越，构建起了覆盖切、磨、抛全流程的国产装备能力。

上海精测光学事业部总经理李仲禹表示，半导体行业正经历一场重大变革，芯片正从“单体器件”迈向“系统工程”。先进封装的核心命题，在于攻克可靠互连的终极挑战，这推动着对计量手段与精度需求的革命性跃升。公司以自主创新的精密计量技术，支撑混合键合与先进封装的良率提升，推动国产量测设备实现精度革命。

埃芯半导体董事长张雪娜强调，先进封装的量检测已经成为保障良率、性能与可靠性的关键环节。她分享了公司在前道量测与检测设备领域的技术突破与国产化进展，助力先进封装良率提升。公司以“光学 + X 射线”双技术路线，构建了从埃米至微米的全量程量测体系，覆盖晶圆键合、2.5D/3D等核心场景。

和研科技技术总监王晓亮通过对比传统与先进封装工艺的差异，指出先进封装对晶圆减薄、划切、边缘修整、贴膜/倒膜提出了更高的精度、洁净度、可靠性要求。围绕晶圆精密划切设备的技术突破，公司已经在划片机精度上持续优化，从微米级别不断突破，推出了高洁净修边机、高精度划片机等产品，满足HBM、CoWoS等高端制程需求，关键部件实现自主研发，打破垄断。

芯栋微产品及应用技术总监王铮介绍了金属互联技术在CoWoS/CoPoS和HBM中的多样化应用。他指出，双大马士革工艺（Cu及Co填充）是实现CoWoS中高密度互连的关键，面临着纳米级沟槽无缺陷填充的挑战。公司通过InnovaSYS系列电镀设备，全面支撑先进封装、HBM、CoWoS、CoPoS与FOPLP等高端制程，以自主金属互联技术助力AI算力芯片异构集成升级，支撑从晶圆级到面板级的先进封装互连需求。

中科飞测副总裁荣楠提出，量检测设备是半导体制造的“眼睛和标尺”，是良率控制的核心装备。2025年国内市场规模达44.5亿美元，但国产化率依然偏低。未来，量测与检测技术需要提升精度与速度、实现多维数据融合、确保可靠性，并且能够将原始数据直接转化为洞察与决策。公司产品覆盖CoWoS、HBM等产线，推出了套刻、平坦度、X射线检测等系列设备，正在加速量检

测的国产化进程。

艾森股份总经理兼CTO向文胜表示，AI与HPC正驱动先进封装向高密度、高深宽比、厚膜化方向发展。RDL、微凸块、TSV、硅中介层、PSPI介电层等先进封装的核心结构，对光刻胶提出了高分辨率、高垂直度、高深宽比以及耐电镀、耐刻蚀等严苛要求。公司聚焦先进封装光刻胶与先进制程电镀液两大产品线，在HBM、TSV、TGV等2.5D/3D先进封装形式中，相关材料产品正积极成为主流客户的核心供应商。

金海通技术副总巩钰指出，AI/HPC芯片的异构集成带来了持续攀升的发热功率，把测试设备的控温能力推到了新的边界。大尺寸封装带来的压接一致性、翘曲和热接触稳定性，成为量产中的关键痛点。传统的温控方案已经无法满足需求，测试设备正在从简单的功能验证平台，升级为集ATC、Chiller、压接、吸附、节拍协同于一体的系统平台。

创豪半导体研发总监张书玮聚焦高端IC载板领域，强调垂直供电与ECP埋入式封装正在成为破局的关键。公司介绍了FCCSP、WBCSP、RF载板及ECP埋入式器件封装基板的研发与制造进展，为先进封装提供关键的基础支撑。

软件与设计环节：IP+EDA+智造协同，重构设计—制造闭环

设计与软件是先进封装的“大脑”。芯原股份、珠海硅芯科技、达索系统、哥瑞利等企业，正在构建从IP支撑、EDA创新、数字孪生到智能智造的全栈能力。

芯原股份执行副总裁、定制芯片平台事业部总经理汪志伟详细介绍了芯原的定制芯片设计平台及Chiplet解决方案，为异构集成提供了灵活高效的设计路径，降低了客户的设计门槛。作为全球第二大数字IP提供商，公司秉持“IP as a Chiplet（IaaC）”的理念，提供从设计到量产的一站式服务，具备UCIe/BoW、2.5D协同设计能力，赋能AIGC与自动驾驶芯片。

达索系统刘海涛、硅芯科技赵毅、芯原股份汪志伟、哥瑞利张浩（从左到右）

珠海硅芯科技创始人兼CEO赵毅指出，后摩尔时代先进制程遇到瓶颈，芯片成本与良率受限，2.5D/3D Chiplet异构集成成为破局的关键。但随之而来的，是多物理场、跨尺度、多芯片协同的挑战。面向2.5D/3D堆叠芯片，他们提出了一种“EDA+”的新范式，通过重构系统-设计-工艺协同优化（STCO），已经在超异构计算、硅光AI Chiplet、SoW等真实客户项目中落地。公司致力于通过新工具与新方法，重塑先进封装产业的生态。

达索系统大中华区高科技行业资深顾问刘海涛重点介绍了“构建系统集成创新数字化平台”，通过数字化技术赋能先进封装设计与制造协同，提升设计与制造效率，缩短产品上市周期。

哥瑞利解决方案中心中心长张浩以“异构集成数智赋能：先进封装智能智造系统支撑”为题，探讨了数字化、智能化系统如何支撑异构集成下的先进封装制造，以提升产线效率与良率。

IDTechEx首席技术分析师Yu-Han Chang从全球市场视角出发，剖析了先进封装技术的市场趋势与投资热点，为与会者提供了国际前沿的战略洞察。她指出，玻璃基板正成为AI芯片先进封装的重要材料。随着AI/HPC芯片对互连密度的要求超越传统硅中介层和有机基板的极限，玻璃基板凭借优异的热机械性能和高面积利用率，正在成为下一代先进封装的关键平台。面板级封装可以显著降低成本并提升产出效率，但仍需解决大尺寸玻璃的翘曲、通孔填充及供应链标准化等挑战。

结语

这场峰会，全面展现了AI时代先进封装与测试全产业链的创新图景。封装技术向高密度、3D异构、光电融合的方向持续升级；测试方案向全流程、高可靠、智能化不断演进；设备与材料在关键环节实现了国产突破；设计与软件则在重构系统与工艺协同的新范式。未来，产业链上下游将继续深化协同合作，以Chiplet、2.5D/3D、混合键合、CPO等核心技术为抓手，加速技术创新与生态共建。中国在全球先进封装赛道上实现跨越式发展，为AI算力产业持续筑牢核心技术支撑，这条路正在变得越来越清晰。

来源：互联网