技术的起因，一个实验室偶然发现 回望半导体产业几十年的演进，每一次制程微缩的背后
回望半导体产业几十年的演进，每一次制程微缩的背后，几乎都伴随着光刻技术的跃迁。从深紫外（DUV）到极紫外（EUV），波长从193纳米一路缩短至13.5纳米，乃至未来的高数值孔径（High-NA）EUV，整个产业链似乎都围绕着同一个核心命题打转：如何用更短的光，在硅片上刻出更细的线。然而，一个无法回避的现实是，这条技术路径正变得越来越昂贵、越来越复杂，甚至逐渐成为少数玩家的“特权游戏”。
免费影视、动漫、音乐、游戏、小说资源长期稳定更新！ 👉 点此立即查看 👈
随着工艺节点向5纳米、3纳米乃至2纳米迈进，晶圆制造成本呈指数级攀升。一片先进制程晶圆的价格早已突破2万美元大关，而业界预测，2纳米时代单片晶圆成本将触及3万美元的历史高位。价格飞涨的核心推手，正是图形化步骤难以想象的复杂度与成本。一台EUV光刻机售价超过1.5亿美元，交付周期动辄以年计，而更先进的High-NA EUV设备则更为天价，且全球仅有ASML一家供应商。在人工智能算力需求爆发的当下，这一瓶颈被进一步放大，成为悬在整个行业头顶的“达摩克利斯之剑”。
正是在这样的高压背景下，一家来自瑞典隆德的初创公司——AlixLabs，提出了一条堪称“离经叛道”的新思路：与其费尽心力把更精细的图形“刻”上去，不如想办法把已有的图形“劈”开来。该公司凭借其独创的APS（原子层刻蚀节距分裂）技术，正试图绕过EUV这座大山，直接叩响5纳米甚至3纳米图形化的大门。
故事的起点，源于2015年圣诞节前后，瑞典隆德大学实验室里一次看似普通的实验。当时，研究人员正尝试缩小表面纳米线的尺寸，却意外观察到一个反常现象：这些纳米线不仅如愿变细了，竟然还“自发地”分裂成了两根更细的平行结构。
这一现象立刻引起了首席研究员乔纳斯·桑德奎斯特的警觉。对于半导体工艺专家而言，其意义不言自明：这相当于一种天然形成的“多重图形化”效果。换句话说，它为实现图形微缩提供了一条完全不同于光刻的全新物理路径。这个偶然的发现，为日后碘伏性技术的诞生埋下了第一颗种子。
原子级刻蚀把一条线劈成了两条
要知道，在EUV技术尚未成熟普及的年代，产业界为了继续推进微缩，普遍依赖SADP（自对准双重图形化）和SAQP（四重图形化）等复杂方案。这些方法的代价，是工艺步骤呈指数级增长，良率与成本控制面临巨大挑战。
2019年，乔纳斯·桑德奎斯特与阿明·卡里米、斯特凡·斯韦德贝里共同创立了AlixLabs，决心将实验室的发现转化为实际生产力。他们的核心技术，建立在原子层刻蚀（ALE）这一前沿工艺之上。与业界更熟悉的原子层沉积（ALD）原理相似，ALE同样是一种高度可控的“自限制”过程，但方向截然相反：ALD是逐层“添加”原子，而ALE则是逐层“去除”原子。
这种原子尺度的“减法”，带来了三个至关重要的能力：首先是极致的尺寸控制精度，每一步刻蚀都在原子层面进行，使得关键尺寸（CD）控制进入10纳米以下区间成为可能。其次是独特的形貌自对准能力，纳米结构自身的侧壁在刻蚀过程中可以充当天然的掩模。最后是优异的三维结构保真度，相比传统刻蚀，ALE对于FinFET、GAA等复杂三维架构更为友好。
基于ALE，AlixLabs打磨出了其核心工艺——APS（原子层间距分裂）。这项技术的本质，是利用原子层刻蚀，对已有图形进行精确的复制与分裂，从而实现图形密度的倍增。从最终结果看，它与传统的SADP/SAQP目标一致，但实现路径却有天壤之别：EUV是直接用更短波长的光刻出精细图形，成本高昂；SADP/SAQP依赖多次光刻与沉积的复杂循环，步骤繁琐；而APS则依靠刻蚀驱动的物理分裂，工艺路径大幅简化。
下图清晰地展示了这种差异。为了达到节距减半（从40纳米到20纳米）的效果，传统SADP需要经历光刻、光刻胶处理、氧化层沉积、侧墙刻蚀、硬掩膜刻蚀、清洗等多道工序。而AlixLabs的APS技术，仅需初始光刻和APS刻蚀两步即可完成。更重要的是，APS形成的结构质量完全达标，线条均匀性和垂直度与传统工艺相比毫不逊色。
APS与传统SADP的比较
AlixLabs也演示了APS如何无缝嵌入现有制造流程。典型步骤是：先通过纳米压印（NIL）等传统方法做出一个“较粗”的初始图形，随后直接运用APS进行原子层刻蚀分裂。实验结果证实，该流程能将205纳米的节距直接减半至109纳米，全程无需任何额外光刻步骤。
APS如何嵌入真实工艺流程
尤为关键的是，APS并非针对某一特定节点的“修补”工具，而是一种普适性的图形缩放技术。从100纳米到20纳米，在不同初始节距下的实验均表明，APS能够稳定实现约2倍的节距压缩，并同步缩小线宽。
100nm → 54nm → 32nm → 20nm，每一列都实现了“间距近似减半”
2024年，技术迎来了一个里程碑：AlixLabs成功在主流的硅（Si）基底上，基于电子束光刻（EBL）实现了APS图形化，完成了从化合物半导体向硅基半导体生态的关键跨越。实验结果显示，APS在硅基材料上实现了10纳米级的关键尺寸和12.5纳米级的半节距，这一指标已经逼近低数值孔径EUV光刻的能力范围。尽管在极限分辨率和线边缘粗糙度方面，High-NA EUV仍保持优势，但APS所展现的“接近EUV性能，叠加显著成本优势”的组合，使其具备了成为部分工艺层替代方案的巨大潜力。
APS vs 全行业最主流的三条先进制程路径
更具碘伏性的是，APS并非一次性的“单程票”，而是具备可重复调用的“层级缩放”能力。通过连续两次APS处理，原始约95纳米的结构能被压缩至20纳米级别，这相当于传统四重图形化（SAQP）才能达到的效果，但工艺复杂性却大大降低。这意味着，先进制程中令人头疼的“多重图形化”难题，有望从依赖复杂工艺堆叠的工程挑战，转化为基于原子层刻蚀的、更可控的物理过程。下图右侧展示的5纳米级结构及接近原子晶格的排列，也预示着该技术正在逼近材料的物理极限，为未来5纳米以下乃至更先进的节点开辟了新的想象空间。
APS不仅能“×2”，还能“×4”
据悉，AlixLabs已经完成了面向300毫米晶圆的APS工艺设备开发，并在其隆德洁净室内实现了稳定运行。
从应用生态看，APS是纳米压印光刻（NIL）的绝佳搭档，能有效扩展密集线条图案的分辨率。同时，它也可以作为传统多重图形化技术（如SADP、SAQP和LELE）的潜在替代方案，在降低成本、提升分辨率及增强工艺可持续性方面展现出显著潜力。公司联合创始人乔纳斯·桑德奎斯特补充道：“我们预估，APS技术有望将尖端逻辑和存储芯片的制造成本，每层掩模降低高达40%，同时提升生产效率。”
任何新兴技术要想在半导体这个高度保守的行业立足，巨头的背书至关重要。这家初创公司已与英特尔展开合作，近期在体硅上成功演示了无需EUV光刻的12.5纳米半节距鳍式（Fin）结构，这一尺寸与当前最先进的3纳米逻辑芯片关键尺寸持平。桑德奎斯特对此表示：“我们的使命是帮助那些无法获取EUV设备的公司，将生产规模推进到5纳米及以下。通过摆脱对EUV光刻的依赖，我们为产业提供了一条通往更可持续、更具经济效益的高密度芯片制造之路。”
2025年，AlixLabs与联华电子（UMC）合作，在晶圆级演示中，使用成熟的浸没式氟化氩（ArFi）光刻技术，成功实现了19纳米的半节距。
根据AlixLabs在2026年发布的最新展望，APS技术的应用疆域正在迅速拓展。除了经典的线条/间距分裂，它正朝着三个新高地进军：通过对通孔（Vias）的精确处理，解决多层电路互连中的对准与尺寸控制难题；同时，其处理材料范围也从坚硬的硬掩膜（Hard Mask）扩展至极具挑战性的光刻胶（Photoresist），充分证明了原子层刻蚀技术极高的工艺灵活性。
当然，要真正碘伏以光刻为中心的传统制造模式，仅有工艺创新是远远不够的，必须配备与之匹配的生产设备。AlixLabs披露的设备路线图显示，其商业化进程已全面提速：Alpha级设备已能进行300毫米晶圆演示，完成了从零到一的概念验证，并可实现现货供应；具备自动化集群能力的Beta级工具计划于2026年第三季度交付，这将是其技术打入半导体代工厂先导线的关键门票；而面向大批量生产（HVM）的Gamma平台，目前已进入概念设计阶段。
总而言之，对于那些无法获得EUV设备配额，或难以承受其天价购置与运营成本的芯片制造商而言，APS技术所提供的，不仅仅是一个备选方案，更是一条切实可行的“第二赛道”。
当然，必须清醒地认识到，APS并不会在短期内取代EUV。在追求极限尺寸的最前沿节点，尤其是High-NA EUV所瞄准的领域，光刻技术依然是无可替代的基石。然而，在大量的非关键层以及成本极度敏感的应用场景中，APS有望成为一种极具竞争力的高性价比解决方案。未来，更可能出现的格局是APS与多种光刻技术长期共存、互补共生，共同推动半导体制造向着更高效、更经济的方向演进。
菜鸟下载发布此文仅为传递信息，不代表菜鸟下载认同其观点或证实其描述。
