将MCU的功耗和IO引脚关联起来分析

现代的微控制器单元（mcu）功耗越来越低，同时集成了众多外设，但电池技术却未能跟上步伐，导致电池在系统中的质量占比很大。因此，有效利用有限的能量变得至关重要。通常来说，就像口袋里的钱一样，开源和节流永不过时。由于电池容量有限，开源已经没有希望，只能依靠节流来延长使用时间。面对众多的外设、寄存器和编程方式，找到最佳组合是个挑战。一般思路是，在需要时启用相应的外设时钟和中断，工作时才真正开始工作，而不是使用轮询来消耗系统资源。如果给我1000毫安，我可以直接采用高性能模式，但如果只有300毫安却要求几个小时的在线时间，确实是难上加难。

目前，牛迪克有一个开源工具非常好用，淘宝上也有一个类似的产品，不过需要使用别人的上位机软件，这里就不做评价了。

这个工具有一个PMU，称为源的功能，通过采样电阻和快速的ADC采样，可以计算出被测设备的功耗。

工具中包含了逻辑分析仪和低功耗测量功能的组合，我在思考，这样的仪器是否真正有用，或者应该如何使用？

其实，核心思想很简单，就是能否将引脚状态和功耗联系起来，能否在更大的时间跨度上进行控制。

提取与功耗变化密切相关的事件，如引脚状态的翻转、中断的发生等。

功耗数据和引脚状态数据都基于同一个高精度时钟，确保两者的时间戳一致。通过时间戳的对应关系，可以将每个时刻的功耗值与对应的引脚状态关联起来。通过观察功耗变化与不同模块对应的引脚状态，可以快速定位到功耗较高的模块。不同代码段的执行会引起不同的引脚状态变化，通过关联分析可以了解代码执行对功耗的影响。

也就是三个层级：瞬时的、代码的和关联性的。

我喜欢TI的单片机，绝对是因为它提供了每个步骤的功耗情况。

这里也是一个全新的机会。

时序分析：分析功耗变化与引脚状态变化的时间关系，找出是否存在因果关系。查看信号的上升沿、下降沿、脉宽等。分析信号的状态变化，分析不同时序下的功耗变化，找到最优的时序配置。

相关性分析：计算功耗与不同引脚状态之间的相关系数，衡量它们之间的线性关系。当所有引脚处于低电平或高阻态时，系统通常处于空闲状态，此时可以分析系统的静态功耗。当系统功耗出现峰值时，可以查看对应的引脚状态，判断是哪个模块或操作导致了功耗升高。

聚类分析：将具有相似功耗特征的数据点聚成簇，分析不同簇的引脚状态特征。

这是一个真实的例子，一个键盘，我们在不用的时候，马上进入低功耗，使用的时候马上高性能，以及一个纽扣电池配合一个一次性的传感器传输几个小时，所以这个技能真的很重要。哪个用户希望天天充电？就像一个尿袋一样。

软件千变万化，难以控制，但硬件则不同。

硬件中断：由外部硬件设备产生的中断，如定时器中断、外部中断、通信中断等。

软件中断：由软件产生的中断，如系统调用、异常等。

分类

中断发生时，功耗通常会有一个短暂的峰值。将功耗变化与其他相关信息（如中断请求信号、CPU状态等）进行关联分析。

通过单步调试，查看中断服务程序的执行过程，了解中断对系统状态的影响。

中断服务程序的执行时间：中断服务程序的执行时间越长，对功耗的影响越大。

中断嵌套：中断嵌套可能会导致功耗增加，需要仔细分析中断优先级和处理流程。

调试时需要具备这些常识，否则无法进行有效分析。

因此，需要对细节特别熟悉。

中断服务程序（ISR）的执行：

指令执行：ISR 中的指令执行会消耗一定的动态功耗。

寄存器读写：访问寄存器也会消耗功耗。

内存访问：如果 ISR 需要访问内存，则会带来额外的内存访问功耗。尽量使用寄存器，减少内存访问次数。

避免浮点运算：浮点运算消耗较大，尽量使用定点运算。

也就是说，可以通过对比不同代码的指令数量和消耗的功耗来优化。

中断响应延迟过长会导致系统无法及时处理事件，可能引起额外的功耗。中断嵌套会增加中断处理的复杂度，从而增加功耗。可以测量中断的响应时间，尽可能的短，多使用低功耗的外设，不要唤醒CPU以及无线功能这些大杀器。选择功耗较低的外设，减少外设功耗，如STM32 L系列的外设。

中断频率越高，功耗越大。中断处理时间越长，功耗越大。中断处理的复杂度越高，功耗越大。

这三条在编写程序时要深入心中，确保代码短小简单，不能太深入。如果存在中断嵌套，需要仔细分析中断优先级和处理流程，以确保功耗分析的准确性。

可以测量中断发生后系统响应的时间，评估系统的实时性。调整中断频率，避免过高的中断频率。